IAS 머신
IAS 머신(IAS machine)은 미국 뉴저지주 프린스턴의 프린스턴 고등연구소(IAS)에서 개발된 초기 전자 컴퓨터이다. 폰 노이만 머신(von Neumann machine)이라고도 하는데, 그 이유는 이 설계를 기술하는 논문을 프린스턴 대학교 및 IAS의 수학 교수 존 폰 노이만이 편집했기 때문이다. 이 컴퓨터는 1945년부터 1951년까지 그의 감독 하에 개발되었다.[1] 다른 사람들에 의해 착안, 구현되었긴 했지만 전반적인 구성은 폰 노이만 구조이다.[2]
역사
1946년 5월 수석 엔지니어로 줄리안 비겔로가 고용되었다.[3] 휴잇 크레인, 허먼 골드스타인, 제럴드 에스트린, 아서 벅스, 조지 W. 브라운, 윌리스 웨어 또한 이 프로젝트에 참여하였다.[4] 이 머신은 1951년 여름에 운영이 제한되다가 1952년 6월 19일 완전한 운영이 시작되었다.[5] 1958년 7월 15일까지 운영되었다.[6]
개요
IAS 머신은 40비트 워드를 갖춘 이진 방식의 컴퓨터의 하나로서, 워드 하나에 두 개의 20비트 명령이 저장된다. 이 메모리는 1024개의 워드(5.1 킬로바이트)로 이루어진다. 음의 정수는 2의 보수로 표현되었다. 2개의 범용 프로세서 레지스터를 사용할 수 있었다: AC(누산기), MQ(Multiplier/Quotient). 1,700개의 진공관을 사용하였다.(3극관 타입: 6J6, 5670, 5687, 일부 2극관: 타입 6AL5, 메모리 CRT 구동을 위한 150개의 5극관, 40개의 메모리 CRT).[7] 이 메모리는 원래 약 2,300개의 RCA 셀렉트론 진공관을 대상으로 설계되었다. 이 복잡한 관의 개발의 문제로 인해 어쩔 수 없이 윌리엄스관으로 전환되었다.
IAS 머신의 파생
IAS 머신 계획은 컴퓨팅 머신에 관심이 있는 학교, 비즈니스, 기업에 널리 배포되었으며 그 결과 IAS 머신이라는 이름의 여러 파생 컴퓨터들이 제작되었으나 이들은 현대적 의미에서 호환되는 소프트웨어는 아니었다.[4]
이 IAS 머신들 중 일부는 다음과 같다:
- AVIDAC (아르곤 국립 연구소)
- BESK (스톡홀름)
- BESM (모스크바)[4]
- CYCLONE (아이오와 주립 대학교)
- DASK (1958년 코펜하겐 Regnecentralen)
- GEORGE (아르곤 국립 연구소)
- IBM 701 (19곳 설치)
- ILLIAC I (일리노이 대학교 어배너-섐페인)
- JOHNNIAC (랜드 연구소)
- MANIAC I (로스앨러모스 국립 연구소)
- MISTIC (미시간 주립 대학교)
- ORACLE (오크리지 국립연구소)
- ORDVAC (Aberdeen Proving Ground)
- PERM (Munich)[8]
- SARA (SAAB)
- SEAC (워싱턴 DC)[8]
- SILLIAC (시드니 대학교)
- SMIL (룬드 대학교)
- WEIZAC (바이츠만 과학 연구소)
같이 보기
- 폰 노이만 구조
- 진공관 컴퓨터 목록
각주
- ↑ “The IAS Computer, 1952”. 국립 미국사 박물관, Smithsonian Institution.
- ↑ D. A.Godse; A. P.Godse (2010). 《Computer Organization》. Technical Publications. 3–9쪽. ISBN 978-81-8431-772-5.
- ↑ John Markoff (2003년 2월 22일). “Julian Bigelow, 89, Mathematician and Computer Pioneer”. 《뉴욕 타임스》.
- ↑ 가 나 다 “Electronic Computer Project”. 프린스턴 고등연구소. 2011년 5월 26일에 확인함.
- ↑ Goldstein, Herman (1972). 《The Computer: From Pascal to von Neumann》. Princeton, NJ: Princeton University Press. 318쪽. ISBN 0-691-02367-0. 2004년 8월 13일에 원본 문서에서 보존된 문서. 2004년 6월 29일에 확인함.
- ↑ Dyson, George (March 2003), 〈George Dyson at the birth of the computer〉, 《TED (Technology Entertainment Design)》 (Video)
|format=
은|url=
을 필요로 함 (도움말), TED Conferences, LLC, 2012년 3월 17일에 원본 문서에서 보존된 문서, 2012년 3월 21일에 확인함 - ↑ The history and development of the electronic computer project at the Institute for Advanced Study. Ware. 1953
- ↑ 가 나 Turing's Cathedral, by George Dyson, 2012, p. 287
추가 문헌
- Gilchrist, Bruce, "Remembering Some Early Computers, 1948-1960", Columbia University EPIC, 2006, pp. 7-9. (archived 2006) Contains some autobiographical material on Gilchrist's use of the IAS computer beginning in 1952.
- Dyson, George, Turing's Cathedral, 2012, Pantheon, ISBN 0-375-42277-3 A book about the history of the Institute of Advanced Study around the making of this computer. Chapters 6 onward deal with this computer specifically.
외부 링크
- Oral history interviews concerning the Institute for Advanced Study-see also individual interviews with Willis H. Ware, Arthur Burks, Herman Goldstine, Martin Schwarzschild, and others. Charles Babbage Institute, University of Minnesota.
- Ware, Willis H. (1953). 《The History and Development of the Electronic Computer Project at the Institute for Advanced Study》 (PDF). RAND.
- First Draft of a Report on the EDVAC - Copy of the original draft by 존 폰 노이만
- The Manchester Small Scale Experimental Machine "The Baby" - The first operational stored programme computer.
- Smithsonian IAS webpage
- v
- t
- e
- 튜링 기계
- 포스트 튜링 기계
- 범용 튜링 기계
- 양자 튜링 기계
- 벨트 머신
- 스택 머신
- 레지스터 머신
- 카운터 머신
- 포인터 머신
- 랜덤 접근 기계
- 랜덤 액세스 스토어드 프로그램 머신
- 유한 상태 기계
- 큐 오토마톤
- 폰 노이만
- 하버드 (수정됨)
- 데이터플로
- TTA
- 셀룰러
- 인공신경망
- 돌림형 신경망
- 로드/스토어 아키텍처
- 레지스터 메모리 아키텍처
- 엔디언
- FIFO
- 제로 카피
- NUMA
- HUMA
- HSA
- 모바일 컴퓨팅
- 서피스 컴퓨팅
- 착용 컴퓨팅
- 이기종 컴퓨팅
- 병렬 컴퓨팅
- 병행 컴퓨팅
- 분산 컴퓨팅
- 클라우드 컴퓨팅
- 무정형 컴퓨팅
- 유비쿼터스 컴퓨팅
- 패브릭 컴퓨팅
- 재배열 컴퓨팅
- 인지 컴퓨팅
- 아날로그 컴퓨팅
- 기계식 컴퓨팅
- 하이브리드 컴퓨팅
- 디지털 컴퓨팅
- DNA 컴퓨팅
- 펩타이드 컴퓨팅
- 화학 컴퓨팅
- 유기 컴퓨팅
- 웻웨어 컴퓨팅
- 양자 컴퓨터
- 신경 모방 컴퓨팅
- 광 컴퓨터
- 리버서블 컴퓨팅
- 비전통 컴퓨팅
- 하이퍼 계산
- 3진법 컴퓨터
- 대칭형 다중 처리 (SMP)
- 비대칭형 다중 처리 (AMP)
- 캐시 계층
- 메모리 계층 구조
- 명령어 파이프라인
- 버블
- 피연산자 포워딩
- 비순차적 명령어 처리
- 모의 실행
- 분기 예측
- 메모리 의존성 예측
- 하자드
- 초당 명령 수 (IPS)
- 클럭당 명령어 처리 횟수 (IPC)
- 명령어 당 사이클 (CPI)
- 플롭스 (FLOPS)
- 초당 트랜잭션 수 (TPS)
- SUPS
- 전성비
- 계산 차수
- 캐시 성능 측정 및 메트릭
- 싱글 코어 프로세서
- 멀티 코어
- 매니코어 프로세서
- 중앙 처리 장치 (CPU)
- GPGPU
- AI 가속기
- 시각 처리 장치 (VPU)
- 벡터 프로세서
- 배럴 프로세서
- 스트림 프로세서
- 디지털 신호 처리 장치 (DSP)
- 입출력 프로세서/DMA 컨트롤러
- 네트워크 프로세서
- 베이스밴드 프로세서
- 물리 처리 장치 (PPU)
- 코프로세서
- 안전한 암호 보조 처리기
- 주문형 반도체
- FPGA
- FPOA
- 복합 프로그래머블 논리 소자
- 마이크로컨트롤러
- 마이크로프로세서
- 모바일 프로세서
- 노트북 프로세서
- 초저전압 프로세서
- 멀티 코어
- 매니코어 프로세서
- 타일 프로세서
- 멀티칩 모듈 (MCM)
- 칩 스택 멀티칩 모듈
- 단일 칩 시스템 (SoC)
- 멀티프로세서 시스템 온 칩 (MPSoC)
- 프로그래밍 가능 단일 칩 시스템 (PSoC)
- 네트워크 온 칩 (NoC)
- 실행 장치 (EU)
- 산술 논리 장치 (ALU)
- 주소 생성 장치 (AGU)
- 부동소수점 장치 (FPU)
- 로드 스토어 유닛 (LSU)
- 분기 예측
- 유니파이드 레저베이션 스테이션
- 배럴 시프터
- 언코어
- Sum addressed decoder (SAD)
- 프론트 사이드 버스
- 백사이드 버스
- 노스브리지
- 사우스브리지
- 가산기
- 곱셈기
- 복호화
- 주소 디코더
- 멀티플렉서
- 멀티플렉서
- 레지스터
- 캐시
- 메모리 관리 장치 (MMU)
- IOMMU
- 통합 메모리 컨트롤러 (IMC)
- 전원 관리 장치 (PMU)
- 변환 색인 버퍼 (TLB)
- 스택 엔진
- 레지스터 파일
- 프로세서 레지스터
- 하드웨어 레지스터
- 메모리 버퍼 레지스터 (MBR)
- 프로그램 카운터
- 마이크로코드 ROM
- 데이터패스
- 제어 장치
- 인스트럭션 유닛
- 재배열 버퍼
- 버퍼
- 쓰기 버퍼
- 코프로세서
- 전자 개폐기
- 전자 회로
- 집적 회로
- 3차원 집적 회로
- 불리언 회로
- 디지털 회로
- 아날로그 회로
- 혼합 신호 집적 회로
- 전원 관리 집적 회로
- 퀀텀 회로
- 논리 회로
- 조합 논리
- 순차 논리
- 이미터 결합 논리 (ECL)
- 트랜지스터-트랜지스터 논리 (TTL)
- 글루 로직
- 퀀텀 게이트
- 게이트 배열
- 계수기
- 버스
- 반도체 소자
- 클럭 속도
- CPU 배수
- 비전 칩
- 멤리스터
보안
- NX 비트
- 인텔 MPX
- 인텔 시큐어 키
- 하드웨어 제한 (펌웨어)
- Software Guard Extensions (인텔 SGX)
- Trusted Execution Technology
- 신뢰 플랫폼 모듈 (TPM)
- 안전한 암호 보조 처리기
- 하드웨어 보안 모듈
- 헝즈칩